Tsmc tiết lộ công nghệ xếp chồng chip wafer

TSMC đã tận dụng Hội nghị chuyên đề công nghệ của công ty để công bố công nghệ wafer-on-wafer (WoW) mới của mình, một kỹ thuật xếp chồng 3D cho các tấm silicon, cho phép bạn kết nối chip với hai tấm silicon bằng kết nối silicon thông qua (TSV), tương tự như công nghệ 3D NAND.

TSMC công bố kỹ thuật wafer-on-wafer mang tính cách mạng

Công nghệ WoM từ TSMC này có thể kết nối trực tiếp hai ma trận và với mức truyền dữ liệu tối thiểu nhờ khoảng cách nhỏ giữa các chip, điều này cho phép hiệu năng tốt hơn và gói cuối cùng nhỏ gọn hơn nhiều. Kỹ thuật WoW xếp chồng silicon trong khi nó vẫn còn bên trong wafer ban đầu của nó, mang lại những ưu điểm và nhược điểm. Đây là một sự khác biệt lớn so với những gì chúng ta thấy ngày nay với các công nghệ silicon đa điểm, có nhiều khuôn nằm cạnh nhau trên một bộ chuyển đổi hoặc sử dụng công nghệ EMIB của Intel.

Chúng tôi khuyên bạn nên đọc bài đăng của chúng tôi trên tấm silicon sẽ tăng giá 20% trong năm nay 2018

Ưu điểm là công nghệ này có thể kết nối hai tấm đế cùng một lúc, mang lại sự song song ít hơn nhiều trong quá trình sản xuất và khả năng chi phí cuối cùng thấp hơn. Vấn đề phát sinh khi nối silicon thất bại với silicon hoạt động ở lớp thứ hai, làm giảm hiệu suất tổng thể. Một vấn đề ngăn công nghệ này không thể sản xuất được silicon mang lại năng suất dựa trên wafer bằng wafer dưới 90%.

Một vấn đề tiềm ẩn khác xảy ra khi hai mảnh silicon tạo ra nhiệt được xếp chồng lên nhau, tạo ra tình huống mật độ nhiệt có thể trở thành yếu tố hạn chế. Giới hạn nhiệt này làm cho công nghệ WoW phù hợp hơn với các silic có mức tiêu thụ năng lượng thấp và do đó ít nhiệt.

Kết nối WoW trực tiếp cho phép silicon giao tiếp đặc biệt nhanh chóng và với độ trễ tối thiểu, câu hỏi duy nhất là liệu một ngày nào đó nó có khả thi trong các sản phẩm hiệu suất cao hay không.

Phông chữ Overclock3d