Pcie 5.0, cả cxl 1.1 và ccix đều hoạt động ở mức 32 gt / s trên mỗi rãnh

Synopsys đã trình diễn các giải pháp CXL cũng như CCIX 1.1 trên PCIe 5.0 tại ArmTechCon 2019. Showcase chỉ ra rằng IP của công ty đã sẵn sàng và được cấp phép bởi các nhà sản xuất công nghệ.

Synopsys đã trình diễn các giải pháp CXL cũng như CCIX 1.1 trên PCIe 5.0

CXL và CCIX là các giao thức kết nối giữa chip với chip để kết nối bộ xử lý với các bộ tăng tốc khác nhau nhằm duy trì tính nhất quán của bộ nhớ và bộ đệm ở độ trễ thấp. Cả hai giao thức được thiết kế cho các hệ thống không đồng nhất sử dụng CPU truyền thống kết hợp với các máy gia tốc với kiến ​​trúc vô hướng, vectơ, ma trận và không gian.

Cả CXL 1.0 / 1.1 và CCIX 1.1 đều sử dụng PCIe 5.0 chạy ở tốc độ 32 GT / s trên mỗi rãnh và hỗ trợ độ rộng liên kết khác nhau nguyên bản. Với cùng phân khúc thị trường và cùng giao diện vật lý, các giao thức CXL và CCIX có nhiều điểm khác biệt về cả phần cứng và phần sụn / phần mềm và do đó sẽ cạnh tranh với nhau. Trong khi đó, các nhà cung cấp IP silicon đang chuẩn bị hỗ trợ cả CXL và CCIX vì họ có nhiều khách hàng.

Synopsys gần đây đã giới thiệu giải pháp DesignWare CXL IP 16 track cho các SoC sẽ được sản xuất bằng các công nghệ xử lý FinFET 16nm, 10nm và 7nm. Gói bao gồm trình điều khiển tuân thủ CXL 1.1 (hỗ trợ giao thức CXL.io, CXL.cache, CXL.mem), trình điều khiển PCIe 5.0 đã được kiểm tra bằng silicon, trình điều khiển PHY thử nghiệm PCIe 32 GT / s, IP xác minh RAS và VC.

Truy cập hướng dẫn của chúng tôi trên bo mạch chủ tốt nhất trên thị trường

Công ty vẫn chưa chính thức công bố tính khả dụng của gói IP DesignWare CCIX 1.1 cho phép triển khai CCIX 1.1 trên PCIe Gen 5 với tốc độ 32 GT / s, nhưng tại ArmTechCon, công ty đã chứng minh rằng giải pháp này đã hoạt động, mang lại nhiều lợi ích về tốc độ và năng lực. Chúng tôi sẽ thông báo cho bạn.

Phông chữ Anandtech