Tiger lake: chip 10nm có thêm 50% bộ đệm l3

Tiger Lake-U sẽ tăng 50% dung lượng bộ đệm L3, sẽ tăng từ 8MB lên 12MB, do việc đăng tải một bộ xử lý của @ InstLatX64 trên Twitter. Điều này có nghĩa là tăng tới 3 MB bộ đệm L3 cho mỗi lõi.

Tiger Lake-U sẽ tăng 50% dung lượng bộ đệm L3

Đúng như dự đoán, model Tiger Lake-U là bộ xử lý 4 nhân với HyperThreading. Hình ảnh được công bố cũng cho thấy mẫu kỹ thuật chạy ở tốc độ 3, 4 GHz, tần số đáng nể đối với một mô hình tiền sản xuất.

Hình ảnh cũng chứa một loạt các cờ biểu thị các bộ hướng dẫn được hỗ trợ. Nó xác nhận hỗ trợ AVX-512 là Sunny Cove, nhưng dường như không có cờ avx512_bf sẽ được mong đợi nếu nó đã hỗ trợ bfloat16 như bộ xử lý Cooper Lake Xeon từ đầu năm tới.

Kết xuất cho thấy Tiger Lake-U lõi tứ có 12 MB tổng bộ đệm L3, tăng 50%. Điều này phù hợp với thiết kế lại bộ đệm mà Intel đã tiết lộ cho Willow Cove, lõi CPU của Tiger Lake, mặc dù thiết kế lại bộ đệm có thể liên quan đến những thay đổi lớn hơn tăng kích thước đơn giản. Ví dụ, bộ đệm lớn hơn có độ trễ cao hơn, do đó có khả năng có một số điều chỉnh thấp hơn cho capo.

Tiger Lake dự kiến sẽ được phát hành vào năm tới. Các bộ xử lý này cũng sẽ có đồ họa tích hợp Gen12 'Xe', sẽ có chức năng hiển thị mới và cập nhật tập lệnh chính. Chúng tôi sẽ thông báo cho bạn.

Phông chữ Tomshardware